Atmel Kernmodul

Modell: MY-SAMA5-CB200-5D36
Atmel® | SMART SAMA5
ARM Cortex-A5
536 MHz (850 DMIPS)
256 MB DDR3 (64 Bit)

Anfrage sendenChat Now
Produkt - Details

Modell: MY-SAMA5-CB200-5D36

Atmel® | SMART SAMA5

ARM Cortex-A5

536 MHz (850 DMIPS)

256 MB DDR3 (64 Bit)

256 MB Nandflash, bis zu 1G

Industriequalität

-40 ° bis 85 ° C Temp

Draufsicht)

301.jpg

Rückansicht

302.jpg

SAMA5D3 Diagramm

303.jpg

SAMA5D3 Blockdiagramm

304.jpg

SAMA5D3 MPU Unterschied

305.jpg

SAMA5D36 kritischer Parameter

Parameter Wert
Pinzahl: 324
Max. Betriebsfrequenz (MHz): 536 MHz
ZENTRALPROZESSOR: Cortex-A5
Max I / O Pins: 160
Ext Unterbrechungen: 160
USB-Transceiver: 3
USB-Geschwindigkeit: Hallo-Geschwindigkeit
USB-Schnittstelle: Gastgeber, Gerät
SPI: 6
TWI (I2C): 3
UART: 7
KANN: 2
LIN: 4
SSC: 2
Ethernet: 2
SD / eMMC: 3
Grafisches LCD: Ja
Kamera-Schnittstelle: Ja
ADC-Kanäle: 12
ADC-Auflösung (Bits): 12
ADC-Geschwindigkeit (ksps): 1000
Resistiven Touchscreen: Ja
Krypto-Engine: AES / DES / SHA / TRNG
SRAM (Kbyte): 128
Externe Busschnittstelle: 1
DRAM-Speicher: DDR2 / LPDDR / LPDDR2
NAND-Schnittstelle: Ja
Temp. Reichweite (Grad C): -40 bis 105
E / A-Versorgungsklasse: 1.8 / 3.3
Betriebsspannung (Vcc): 1,08 bis 1,32
FPU: Ja
Timer: 6
Ausgangskanäle vergleichen: 6
Eingabe Aufnahmekanäle: 6
PWM-Kanäle: 4
32 kHz RTC: Ja
MPU / MMU: Nein Ja
Quadratur-Decoder-Kanäle: 0
Videodecoder: Nein

MY-IMX6-CB200 Konfiguration

Hardwarekonfiguration

Zentralprozessor

SAMA5D3x

Industrie / Expansion

Erinnerung

256 MB

bis zu 512 MB

Lager

256 MB

Unterstützung bis zu 2 GB

SPI-Blitz

2M

unterstützt die Programmierung

Boot modus

SPI-Boot

Gewährleistung der Stabilität und Zuverlässigkeit von Produkten

Arbeitstemperaturbereich

Industriequalität: -40 ° C ~ 85 ° C

Industrieller Expansionsgrad: -40 ° C ~ 105 ° C

Betriebssystem-Unterstützung

Kernel: Linux-3.18

Schnittstelle: Befehlszeile

Modellbefehl

Name des Modells

MY-SAMA5-CB200-MPU Spezifikation - Speicherkapazität - Speicherkapazität

MPU-Spezifikation

D36ACN, D36ACNR: industrielle Erweiterung

D36ACU, D36ACUR: industriell

Speicherkapazität

256 MB: 256 GB Speicher

Speicherkapazität

256 MB: 256 GB Speicher

Beispiel eines Modells

MY-SAMA5-CB200-D36ACN-256M-256M

MY-SAMA5-CB200-Definition

Nein. Stift Standard-Signal Standardschnittstelle Multiplex Multiplex Standardschnittstelle Standard-Signal Stift Nein.
1 GND_POWER GND_POWER 2
3 PC1 ETX1 EMAC TIOB3 LCDDAT19 MCI2 MCI2_DA0 PC11 4
5 PC8 EMDC TCLK5 LCDDAT18 | TIOA1 MCI2_DA1 PC12 6
7 PC3 ERX1 TIOA4 LCDDAT21 | PCK2 MCI2_CK PC15 8
9 PC6 ERXER TIOA5 LCDDAT17 | TIOB1 MCI2_DA2 PC13 10
11 PC4 ETXEN TIOB4 LCDDAT20 MCI2_CDA PC10 12
13 PC7 EREFCK TIOB5 LCDDAT16 | TCLK1 MCI2_DA3 PC14 14
15 PC0 ETX0 TIOA3 SSC0 RK0 PC19 16
17 PC2 ERX0 TCLK3 TF0 PC17 18
19 PC5 ECRSDV TCLK4 RF0 PC20 20
21 PC9 EMDIO RD0 PC21 22
23 PC30 UTXD0 UART0 ISI_PCK TK0 PC16 24
25 PC29 URXD0 ISI_D8 | PWMFI2 TD0 PC18 26
27 GND_POWER GND_POWER 28
29 PC31 PWMFI1 | FIQ LCDC LCDVSYNC PA26 30
31 PC23 SPI1_MOSI SPI1 LCDDISP PA25 32
33 PC25 SPI1_NPCS0 GND_POWER 34
35 PC22 SPI1_MISO LCDC LCDHSYNC PA27 36
37 PC24 SPI1_SPCK GND_POWER 38
39 PC28 SPI1_NPCS3 ISI_D9 | PWMFI0 LCDC LCDDEN PA29 40
41 PA4 LCDDAT4 LCDC LCDDAT2 PA2 42
43 PA10 LCDDAT10 LCDDAT15 PA15 44
45 PA14 LCDDAT14 ISI_D1 LCDDAT17 PA17 46
47 PA12 LCDDAT12 LCDDAT1 PA1 48
49 PA24 LCDPWM LCDDAT0 PA0 50
51 PA22 LCDDAT22 ISI_D6 | PWMH1 LCDDAT3 PA3 52
53 PA28 LCDPCK LCDDAT8 PA8 54
55 PA20 LCDDAT20 ISI_D4 | PWMH0 LCDDAT6 PA6 56
57 PA21 LCDDAT21 ISI_D5 | PWML0 ISI_D2 | TWD2 LCDDAT18 PA18 58
59 PA23 LCDDAT23 ISI_D7 | PWML1 ISI_D0 LCDDAT16 PA16 60
61 PA5 LCDDAT5 ISI_D3 | TWCK2 LCDDAT19 PA19 62
63 PA7 LCDDAT7 LCDDAT11 PA11 64
65 PA30 TWD0 TWI0 URXD1 | ISI_VSYNC LCDDAT9 PA9 66
67 PA31 TWCK0 UTXD1 | ISI_HSYNC LCDDAT13 PA13 68
69 PD31 PCK1 | AD11 ISI_D10 | SPI1_NPCS2 TWI1 TWCK1 PC27 70
71 PD30 PCK0 SSC0: CLK AD10 ISI_D11 | SPI1_NPCS1 TWD1 PC26 72
73 PD29 AD9 ANZEIGE MCI0 MCI0_DA3 PD4 74
75 PD28 AD8 MCI0_DA1 PD2 76
77 PD27 AD7 MCI0_CDA PD0 78
79 PD26 AD6 MCI0_CK PD9 80
81 PD23 AD3 MCI0_DA2 PD3 82
83 PD22 AD2 MCI0_DA0 PD1 84
85 PD24 AD4 PWML2 | TIOB0 MCI0_DA5 PD6 86
87 PD21 AD1 PWML3 MCI0_DA7 PD8 88
89 PD25 AD5 SPI0_NPCS2 | CTS0 CAN0 CANTX0 PD15 90
91 PD20 AD0 SPI0_NPCS1 | SCK0 CANRX0 PD14 92
93 PD5 PWMH2 PWM MCI0_DA4 | TIOA0 UART0 TXD0 PD18 94
95 PD7 PWMH3 MCI0_DA6 | TCLK0 RXD0 PD17 96
97 PD19 GPIO ADTRG SPI0 SPI0_MISO PD10 98
99 PB0 GTX0 GMAC PWMH0 SPI0_SPCK PD12 100
101 PB7 GRX3 RK1 SPI0_MOSI PD11 102
103 PB13 GRXER PWML3 PWMH3 | GRXDV GMAC: INTRP PB12 104
105 PB17 GMDIO GCOL CAN0 CANTX1 PB15 106
107 PB11 GRXCK RD1 GCRS CANRX1 PB14 108
109 PB18 G125CK GTX7 MCI1 MCI1_DA2 PB22 110
111 PB1 GTX1 PWML0 GRX5 MCI1_CK PB24 112
113 PB4 GRX0 PWMH1 GTX5 MCI1_DA0 PB20 114
115 PB3 GTX3 TF1 GTX6 MCI1_DA1 PB21 116
117 PB8 GTXCK PWMH2 GTX4 MCI1_CDA PB19 118
119 PB9 GTXEN PWML2 GRX4 MCI1_DA3 PB23 120
121 PB2 GTX2 TK1 G125CKO USART1 RTS1 PB27 122
123 PB6 GRX2 TD1 RXD1 PB28 124
125 PB5 GRX1 PWML1 TXD1 PB29 126
127 PB16 GMDC GRX7 CTS1 PB26 128
129 PB25 SCK1 | GRX6 RF1 | GTXER EMAC: INT_N PB10 130
131 BMS DIBN 132
133 NRST DIBP 134
135 TDI DEBUGGEN DTXD PB31 136
137 JTAGSEL DRXD PB30 138
139 TCK SWCLK SPI0_NPCS3 | RTS0 SSC0: IRQ PD16 140
141 TMS SWDIO GND_POWER 142
143 TDO USBA DHSDP HHSDPA 144
145 NTRST DHSDM HHSDMA 146
147 WKUP USBB HHSDPB 148
149 SHDN HHSDMB 150
151 D7 EBI: Dx USBC HHSDMC 152
153 D6 HHSDPC 154
155 D5 LCDDAT23 | TIOB2 EBI NCS2 PE28 156
157 D4 LCDDAT22 | TIOA2 NCS1 PE27 158
159 D3 USART2: CTS2 A23 PE23 160
161 D2 USART2: RXD2 A25 PE25 162
163 D1 USART2: TXD2 NCS0 PE26 164
165 D0 A20 PE20 166
167 PE3 A3 EBI: Axt GPIO: LED USART2: RTS2 A24 PE24 168
169 PE5 A5 TCLK2 NWR1 / NBS1 PE29 170
171 PE6 A6 USART3: RXD3 A18 PE18 172
173 PE13 A13 USART3: TXD3 A19 PE19 174
175 PE15 A15 SCK3 PWML1 | IRQ MMC1: VDD_EN PE31 176
177 PE8 A8 NWAIT MMC1: CD PE30 178
179 PE10 A10 GPIO: LED EBI: Axt A4 PE4 180
181 PE14 A14 GPIO: LED A2 PE2 182
183 PE16 A16 CTS3 GPIO: LED A1 PE1 184
185 PE0 A0 / NBS0 A7 PE7 186
187 PE11 A11 RTS3 A17 PE17 188
189 GND_POWER A9 PE9 190
191 GND_POWER A12 PE12 192
193 GND_POWER VCC_3V3 194
195 GND_POWER VCC_3V3 196
197 GND_POWER VCC_3V3 198
199 GND_POWER VCC_3V3 200
Anweisung1: In der Spalte "Multiplexsignal" sind die gelb markierten Signale diejenigen, die von MY-SAMA5-EK200 realisiert werden
Anweisung2: Stifte, die von MY-SAMA5-CB200-D36 herausgeführt werden, sind PA0 ~ PA31, PB0 ~ PB31, PC0 ~ PC31, PD0 ~ PD12, PD14 ~ PD31, PE0 ~ PE20, PE23 ~ PE31

SAMA5D3 MPU Einführung

SAMA5 Hauptmerkmale

Hochleistung

SAMA5-Serie ist eine Verbesserung für ARM Cortex-A5 in Bezug auf unzureichende Leistung entwickelt, können seine Komponenten eine Verarbeitungskapazität von bis zu 945DMIPS bei einem Stromverbrauch von weniger als 150mW bieten * 1.58 DMIPS / MHz ARM Cortex-A5-Kernel die maximale Arbeitsfrequenz (945DMIPS) ist bis zu 600 MHz 64bit interner Busarchitektur, 32bit DDR Controller, der eine Bandbreite von bis zu 1600 MB / s bieten kann

Neon-und Floating-Point-Berechnung Einheit wird für hochpräzise Berechnung und schnelle Datenverarbeitung Fähigkeit von ARM Cortex-A5 FPU ist dreimal höher als die von ARM Cortex-A8 FPU L2-Cache, wird verwendet, um die Leistung des gesamten Systems zu verbessern

Energieeffizient

· SAMA5-Komponenten können den Stromverbrauch in allen Modi effektiv senken, indem sie innovative Technologie anwenden und folgende Ziele erfüllen:

· Mit allen externen Geräten aktiviert, kann es bis zu 536 MHz Arbeitsfrequenz mit weniger als 150 mW (im Arbeitsmodus) liefern

· Im Modus mit niedrigem Stromverbrauch, bei dem SRAM und Register beibehalten werden, ist der Stromverbrauch so niedrig wie 0,5 mW und das Aufwachen dauert nur weniger als 0,5 ms. Im Backup-Modus von RTC (Echtzeituhr) beträgt der Stromverbrauch etwa 1,2 μA

· Die beste Wahl für batteriebetriebene Systeme

Konnektivität
SAMA5-Komponenten enthalten verschiedene Arten von hochwertigen externen Kommunikationsgeräten und sind daher die beste Wahl für Netzwerkbrücken und -gateways

· Unterstützung IEEE1588 Ethernet MAC und Gbps Ethernet MAC, doppelte CAN-Ports

· Kann auf 3 Hosts oder zwei Host + 3 High-Speed-USB-Schnittstellen eines Component-Ports konfiguriert werden

· Mehrere SDIO / SD / MMC-Schnittstelle, UART, SPI, TWI, Soft-Modulator, CMOS-Bildsensor-Schnittstelle, ADC, 32 Timer und ect. Weitere Informationen finden Sie auf der Registerkarte "Komponentenübersicht".

erweiterte Benutzeroberfläche

· Sie können aktuelle Benutzeroberfläche in modischen, stabilen Stil mit SAMA5 MPU erstellen.

· Grafik-LCD-Controller bietet Synthese und Überlagerung von Bild und Integration (wie αblend, Zoom, Farbtransformation und Rotation)

· 720p Hardware-Video-Decoder wird verwendet, um die Wiedergabe von Vedio im aktuellen Hauptstream-Standard zu unterstützen

· Widerstand Touchscreen-Schnittstelle

· CMOS Bildsensorschnittstelle

S afe
Die Sicherheit der SAMA5-Serie umfasst Funktionen zur Verhinderung von Kopien, zur Gewährleistung von Faktizität und zum Schutz der Anwendungskommunikation und Datenspeicherung

Satefy Boot

· Hardware-Verschlüsselungs-Engine, wie zum Beispiel High-Class-Verschlüsselungsstandard (AES) / Dreifachdaten-Beschreibungsstandard (DES), RSA (Rivest-Shamir-Adleman) und ECC (Elliptic Curve Crypto) und sicherer Hash-Algorithmus (SHA) und echter Zufallszahlengenerator (TRNG)

· Verschlüsseln Sie sofort Code / Decodierung durch externen DDR-Speicher

· Tamper von Pin erkennen, um System vor physischem Eindringen zu schützen

· Verschlüsselungsschlüssel und Datensicherungsspeicher

· Der vertrauenswürdige ARM-Bereich ist für die Partition zwischen System, Peripheriegeräten und internen Ressourcen vorgesehen, um die Hauptsoftware im Zusammenhang mit Sicherheit mit dem Betriebssystem der Umgebung zu isolieren

Sicherheit
Funktionen von SAMA5 können leicht mit dem Sicherheitsstandard wie IEC61508 übereinstimmen

· Hauptkristalloszillatorhahn kann als ein Fehlerdetektor arbeiten

· Einschalten und zurücksetzen

· Unabhängiger Wachhundtimer

· Schreibschutz des Registers

· Speicherverwaltungseinheit ermöglicht eine Einstellung der Zonenprorektion im Speicher

· ICM (Integritätsmonitor) basierend auf SHA wird verwendet, um die Integrität des Inhalts im Speicher zu überprüfen

· Bewahre vertrauenswürdige Zone

low Kosten des Systems

· SAMA5 realisieren den Zweck der maximalen Flexibilität und reduzieren gleichzeitig die Nachfrage nach anderen teuren Komponenten durch hohe Integrität des Systems

· 0,8 mm Kugelabstandspaket vereinfacht das Leiterplatten-Design und senkt die Kosten

· Schema für minimalen Verbrauch benötigt Chip diskrete Leistung und geringe Kosten

· 3 Hochgeschwindigkeits-USB-Ports helfen, die Kosten für externe Integratoren zu sparen

· Impedanzkontrolle auf Speicherschaltung von DDR (Dual Data Rate) speichern externe Widerstände

· Eingebettete RTC speichern externe Komponenten

· Lösung mit Soft-Modulator integriert sparen Kosten für das Hinzufügen von externen Modulator

SAMA5D3 Funktionen

Ader

· ARM Cortex-A5 Prozessor mit ARM v7-A Thumb2? Befehlssatz

· CPU-Frequenz bis zu 536 MHz

· 32 KByte Datencache, 32 KByte Instruktions-Cache, Virtuelle Systemarchitektur (VMSA)

· Voll integrierte MMU und Gleitkommaeinheit (VFPv4)

Erinnerungen

· Ein 160 Kbyte Interner ROM-Einzelzykluszugriff mit Systemgeschwindigkeit, Embedded Boot Loader: Boot auf 8-Bit

· NAND-Flash, SD-Karte, eMMC, serielles DataFlash ?, auswählbare Reihenfolge

· Ein 128 Kbyte Interner SRAM, Einzelzykluszugriff bei Systemgeschwindigkeit

· Dynamischer 32-Bit-Multi-Port-RAM-Controller mit hoher Bandbreite, der 512 MByte 8-Bank-DDR2 / LPDDR / LPDDR2 mit Datenpfad-Scrambling unterstützt

· Independent Static Memory Controller mit Datenpfadverschlüsselung und SLC / MLC NAND-Unterstützung mit bis zu 24-Bit-Fehlerkorrekturcode (PMECC)

System läuft bis 166 MHz

· Controller zurücksetzen, Controller herunterfahren, periodischer Intervalltimer, Watchdog-Timer und Echtzeituhr

· Boot-Modus Wählen Sie Option, Befehl neu zuordnen

· Interner Low-Power-32-kHz-RC-Oszillator und schneller 12-MHz-RC-Oszillator

· Wählbarer 32768-Hz-Oszillator mit geringer Leistung und 12-MHz-Oszillator

· Ein 400 bis 1000 MHz PLL für das System und ein PLL bei 480 MHz optimieren d für USB High Speed

· 39 DMA-Kanäle einschließlich zwei 8-Kanal-64-Bit-Central-DMA-Controller

· 64-Bit-Advanced-Interrupt-Controller

· Drei programmierbare externe Taktsignale

· Programmierbare Sicherungskasten mit 256 Sicherungsbits, von denen 192 für den Kunden verfügbar sind

Schwachstrom-Management

· Controller herunterfahren

· Batterie-Backup-Register

· Taktgenerator und Power Management Controller

· Sehr langsame Taktbetriebsart, Software-programmierbare Leistungsoptimierungsfähigkeiten

Peripheriegeräte

· LCD TFT Controller mit Overlay, Alpha-Blending, Rotation, Skalierung und Farbraumkonvertierung

· ITU-R BT. 601/656 Bildsensorschnittstelle

· Drei HS / FS / LS USB-Anschlüsse mit On-Chip-Transceivern

· Ein Gerätesteuergerät

· Ein Host-Controller mit integriertem Root-Hub (3 Downstream-Ports)

· Ein 10/100/1000 Mbps Gigabit Ethernet MAC Controller (GMAC) mit IEEE1588-Unterstützung

· Ein 10/100 Mbps Ethernet MAC Controller (EMAC)

· Zwei CAN-Controller mit 8 Postfächern, vollständig kompatibel mit CAN 2.0 Part A und 2.0 Part B

· Softmodem-Schnittstelle

· Drei Hochgeschwindigkeits-Speicherkartenhosts (eMMC 4.3 und SD 2.0)

· Zwei serielle Master / Slave-Peripheralschnittstellen

· Zwei synchrone serielle Controller

· Drei Zwei-Draht-Schnittstelle bis zu 400 Kbit / s unterstützt I2C-Protokoll und SMBUS

· Vier USARTs, zwei UARTs, ein DBGU

· Zwei Dreikanal-32-Bit-Timer / Zähler

· Ein 4-Kanal-16-Bit-PWM-Controller

· Ein 12-Kanal-12-Bit-Analog-Digital-Wandler mit resistiver Touch-Screen-Funktion

Sicherheit

· Zellen beim Einschalten zurücksetzen

· Unabhängiger Wachhund

· Haupt-Crystal-Clock-Fehlererkennung

· Schreibschutzregister

· SHA: Unterstützt Secure Hash Algorithmus (SHA1, SHA224, SHA 256, SHA384, SHA512)

· Speicherverwaltungseinheit

Sicherheit

· TRNG: Wahrer Zufallszahlengenerator

· Verschlüsselungsmodul

· AES: 256-Bit-, 192-Bit-, 128-Bit-Schlüsselalgorithmus, konform mit FIPS PUB 197-Spezifikationen

· TDES: Algorithmen mit zwei oder drei Schlüsseln, kompatibel mit FIPS PUB 46-3 Spezifikationen

· Atmel? Sichere Boot-Lösung

I / O

· Fünf 32-Bit-Parallel-Input / Output-Controller

· 160 E / A

· Input Change Interrupt Capability für jede E / A-Leitung, wählbarer Schmitt-Trigger-Eingang

· Individuell programmierbarer Open-Drain, Pull-Up und Pull-Down-Widerstand, Synchronausgang, Filterung

· Anstiegsgeschwindigkeitsregelung bei Hochgeschwindigkeits-I / Os

· Impedanzkontrolle bei DDR-I / Os

Paket

· 324-Kugel LFBGA, 15 x 15 x 1,4 mm, Teilung 0,8 mm

· 324-Kugel TFBGA, 12 x 12 x 1,2 mm, Teilung 0,5 mm

SAMA5D3 Eingebettete Merkmale

WDT

· 12-Bit-Schlüssel-geschützten programmierbaren Zähler

· Watchdog Clock ist unabhängig von der Prozessoruhr

· Bietet Reset- oder Interruptsignale für das System

· Der Zähler kann angehalten werden, während sich der Prozessor im Debug-Modus oder im Leerlaufmodus befindet

RTC

· Extrem niedriger Stromverbrauch

· Vollständiges asynchrones Design

· Gregorianischer Kalender bis 2099

· Programmierbare periodische Unterbrechung

· Sicherheitsmerkmale:

· Gültige Zeit- und Datumsprogrammierungsprüfung

PIO

· Bis zu 32 programmierbare E / A-Leitungen

· Vollständig programmierbar durch Setzen / Löschen von Registern

· Multiplexen von vier peripheren Funktionen pro E / A-Leitung

· Für jede E / A-Leitung (Ob einem Peripheriegerät zugewiesen oder als Mehrzweck-E / A verwendet)

· Eingabe Änderungsunterbrechung

· Programmierbare Glitch Filter

· Programmierbare Entprellfilter

· Multi-Drive-Option ermöglicht das Fahren im offenen Abfluss

· Programmierbares Pull-Up für jede E / A-Leitung

· Pin-Daten-Status-Register, Liefersichtbarkeit der Ebene auf dem Pin zu jeder Zeit

· Zusätzliche Unterbrechungsmodi bei einem programmierbaren Ereignis: Steigende Flanke, fallende Flanke, Low-Level oder High-Level

· Sperren der Konfiguration durch das angeschlossene Peripheriegerät

· Synchrone Ausgabe, ermöglicht das Setzen und Löschen mehrerer E / A-Leitungen in einem einzelnen Schreibvorgang

· Schreibschutz registrieren

· Programmierbare Schmitt-Trigger-Eingänge

· Programmierbares E / A-Laufwerk

LCDC

· Doppel-AHB-Master-Schnittstelle

· Unterstützt Single-Scan-Aktiv-TFT-Display

· Unterstützt 12-, 16-, 18- und 24-Bit-Ausgabemodus über die Spatial Dithering Unit

· Asynchroner Ausgabemodus unterstützt (zur Zeit der Synthese)

· 1, 2, 4, 8 Bits pro Pixel (palettiert)

· 12, 16, 18, 19, 24, 25 und 32 Bits pro Pixel (nicht palettiert)

· Unterstützt eine Basisschicht (Hintergrund)

· Unterstützt zwei Overlay Layer Windows

· Unterstützt ein High-End-Overlay (HEO) -Fenster

· Unterstützt einen Hardware-Cursor, feste oder freie Größe

· Hardware-Cursor Feste Größe in den folgenden Mustern: 32x32, 64x64 und 128x128

· Little Endian Memory Organisation

· Programmierbare Timing Engine mit Integer Clock Divider

· Programmierbare Polarität für Daten, Line Synchro und Frame Synchro.

· Display-Größe bis zu 2048x2048 oder bis zu 720p im Videoformat

· Farb-Lookup-Tabelle mit bis zu 256 Einträgen und vordefiniertem 8-Bit-Alpha

· Programmierbare negative und positive Zeilenfolge für alle Schichten

· Programmierbare negative und positive Pixelschrittregelung für alle Overlay1-, Overlay2- und HEO-Schichten

· High End Overlay unterstützt 4: 2: 0 Planar Mode und Semiplanar Mode

· High End Overlay unterstützt 4: 2: 2 Planar Mode, Semiplanar Mode und Packed

· High-End-Overlay enthält Chroma-Upsampling-Einheit

· Horizontale und vertikale Skalierungseinheit mit Kanteninterpolation und Independent Non Integer Ratio

· Ausgeblendete Ebenenentfernung unterstützt.

· Integriert voll programmierbare Farbraumkonvertierung

· Overlay1, Overlay2 und High End Overlay Integrieren Rotation Engine: 90, 180, 270

· Blender-Funktion unterstützt Arbitrary 8-Bit-Alpha-Wert und Chroma Keying

· Die DMA-Benutzeroberfläche verwendet die Struktur der verknüpften Listen und die Struktur zum Hinzufügen von Warteschlangen

ISI

· ITU-R BT. 601/656 8-Bit-Modus Externe Schnittstellenunterstützung

· Unterstützt bis zu 12-Bit-Graustufen-CMOS-Sensoren

· Unterstützung für ITU-R BT.656-4 SAV und EAV Synchronisation

· Vertikale und horizontale Auflösungen bis zu 2048 * 2048

· Vorschaupfad

· Bis zu 2048 * 2048 im Graustufenmodus

· Bis zu 640 * 480 im RGB-Modus

· 32 Bytes FIFO auf Codec Pfad

· 32 Bytes FIFO auf Vorschaupfad

· Unterstützung für gepackte Daten Formatierung für YCbCr 4: 2: 2 Formate

· Vorschau Scaler, um kleinere Bildgröße zu erzeugen

· Programmierbare Bilderfassungsrate

· VGA-, QVGA-, CIF-, QCIF-Formate, die für die LCD-Vorschau unterstützt werden

· Benutzerdefinierte Formate mit horizontaler und vertikaler Vorschaugröße als Multiples von 16 werden auch für die LCD-Vorschau unterstützt

UDPHS

· 1 Gerät mit hoher Geschwindigkeit

· 1 UTMI-Transceiver zwischen Host und Gerät

· USB v2.0 Hochgeschwindigkeitskonform, 480 Mbit / s

· 16 Endpunkte bis zu 1024 Bytes

· Eingebetteter Dual-Port-RAM für Endpunkte

· Logik unterbrechen / fortsetzen (Befehl von UTMI)

· Bis zu drei Speicherbänke für Endpunkte (nicht für den Steuerendpunkt)

· 8 KByte DPRAM

UHPHS

· Entspricht der erweiterten HCI Rev 1.0-Spezifikation

· Entspricht USB 2.0 High-Speed

· Unterstützt High-Speed 480 Mbps

· Konform mit OpenHCI Rev 1.0 Spezifikation

· Kompatibel mit USB V2.0 Full-Speed- und Low-Speed-Spezifikation

· Unterstützt sowohl Low-Speed 1,5 Mbps als auch Full-Speed 12 Mbps USB-Geräte

· Root Hub integriert mit 3 Downstream USB HS Ports

· Eingebettete USB-Transceiver

· Unterstützt die Energieverwaltung

· Hosts (A und B) mit hoher Geschwindigkeit (EHCI), Port A mit UDPHS geteilt

GMAC

· Kompatibel mit dem IEEE-Standard 802.3

· 10, 100 und 1000 Mbps Betrieb

· Voll- und Halbduplexbetrieb bei allen unterstützten Betriebsgeschwindigkeiten

· Statistikzählerregister für RMON / MIB

· MII / GMII / RGMII-Schnittstelle zur physikalischen Schicht

· Integrierte physikalische Codierung

· DMA-Schnittstelle (Direct Memory Access) zum externen Speicher

· Programmierbare Burst-Länge und Endianismus für DMA

· Interrupt-Generierung, um Empfangs- und Sendeabschluss oder Fehler zu signalisieren

· Automatische Generierung von Pads und zyklischen Redundanzprüfungen (CRC) bei übertragenen Frames

· Frame-Erweiterung und Frame-Burst mit 1000 Mbps im Halbduplex-Modus

· Automatisches Verwerfen von empfangenen Frames mit Fehlern

· Empfang und Übertragung von IP-, TCP- und UDP-Prüfsummen-Offload. Beide IPv4- und IPv6-Pakettypen werden unterstützt

· Adressenüberprüfungslogik für vier spezifische 48-Bit-Adressen, vier Typen-IDs, Promiscuous-Modus, Hash-Anpassung von

· Unicast- und Multicast-Zieladressen und Wake-on-LAN

· Management Data Input / Output (MDIO) -Schnittstelle für das Management der physikalischen Schicht

· Unterstützung für Jumbo Frames bis zu 10240 Bytes

· Vollduplex-Flußsteuerung mit Erkennung von ankommenden Pausen-Frames und Hardware-Erzeugung von übertragener Pause

· Rahmen

· Halbduplex-Flusssteuerung durch Erzwingen von Kollisionen bei eingehenden Frames

· Unterstützung für 802.1Q-VLAN-Tagging mit Erkennung eingehender VLAN- und prioritätsgetagter Frames

· Unterstützung für prioritätsbasierte 802.1Qbb-Flusssteuerung

· Programmierbarer Inter Packet Gap (IPG) Stretch

· Erkennung von IEEE 1588 PTP-Frames

· IEEE 1588 Zeitstempeleinheit (TSU)

· Unterstützung für 802.1AS Timing und Synchronisation

EMAC

· Unterstützt RMII-Schnittstelle zur physikalischen Schicht

· Kompatibel mit dem IEEE-Standard 802.3

· 10 und 100 Mbit / s Betrieb

· Vollduplex- und Halbduplexbetrieb

· Statistikzählerregister

· Interrupt-Generierung zum Signalisieren von Empfangs- und Übertragungsabschluss

· DMA Master beim Empfang und Senden von Kanälen

· Sende- und Empfangs-FIFOs

· Automatische Pad- und CRC-Generierung für übertragene Frames

· Automatisches Verwerfen von Frames, die mit Fehlern empfangen wurden

· Adressenüberprüfungslogik unterstützt bis zu vier spezifische 48-Bit-Adressen

· Unterstützt den Promiscuous-Modus, in dem alle gültigen empfangenen Frames in den Speicher kopiert werden

Hash-Matching von Unicast- und Multicast-Zieladressen

· Physikalische Schichtverwaltung über MDIO-Schnittstelle

· Halbduplex-Flusskontrolle durch Erzwingen von Kollisionen bei eingehenden Frames

· Vollduplex-Flusssteuerung mit Erkennung von eingehenden Pausen-Frames

· Unterstützung für 802.1Q-VLAN-Tagging mit Erkennung eingehender VLAN- und prioritätsmarkierter Frames

· Mehrere Puffer pro Empfangs- und Übertragungsrahmen

· Wake-on-LAN-Unterstützung

· Jumbo Frames bis zu 10240 Bytes unterstützt

HSMCI

· Kompatibel mit MultiMedia Card Spezifikation Version 4.3

· Kompatibel mit der SD-Speicherkartenspezifikation Version 2.0

· Kompatibel mit SDIO Spezifikation Version 2.0

· Kompatibel mit CE-ATA Spezifikation 1.1

· Kartenuhrrate bis zur Hauptuhr geteilt durch 2

· Unterstützung des Boot-Betriebsmodus

· Unterstützung des Hochgeschwindigkeitsmodus

· Embedded Power Management zur Verlangsamung der Taktrate bei Nichtbenutzung

· Unterstützt 1 Multiplex Slot (s)

· Jeder Steckplatz für einen Hochgeschwindigkeits-MultiMedia-Kartenbus (bis zu 30 Karten) oder eine SD-Speicherkarte

· Unterstützung für Stream, Block und Multi-Block-Daten lesen und schreiben

· Unterstützt Verbindung zum DMA-Controller (DMAC)

· Minimiert die Prozessorintervention für große Pufferübertragungen

· Eingebauter FIFO (von 16 bis 256 Bytes) mit großer Speicheröffnung, die inkrementellen Zugriff unterstützt

· Unterstützung für CE-ATA Abschluss Signal deaktivieren Befehl

· Schutz vor unerwarteten Änderungen im laufenden Betrieb der Konfigurationsregister

SPI

· Unterstützt die Kommunikation mit seriellen externen Geräten

· Master-Modus kann SPCK bis zum peripheren Takt (begrenzt durch den maximalen Bustakt dividiert durch 2)

· Slave-Modus arbeitet auf SPCK asynchron zu Core und Bus Clock

· Vier Chip-Selektionen mit externer Decoderunterstützung ermöglichen die Kommunikation mit bis zu 15 Peripheriegeräten

· Serielle Speicher wie DataFlash und 3-Draht-EEPROMs

· Serielle Peripheriegeräte wie ADCs, DACs, LCD-Controller, CAN-Controller und Sensoren

· Externe Koprozessoren

· Serielle Peripheriebusschnittstelle Master oder Slave

· 8-Bit bis 16-Bit programmierbare Datenlänge pro Chip Select

· Programmierbare Phase und Polarität pro Chip Select

· Programmierbare Übertragungsverzögerung zwischen aufeinanderfolgenden Übertragungen und Verzögerung vor SPI-Takt pro Chip-Auswahl

· Programmierbare Verzögerung zwischen Chip-Auswahl

· Wählbare Modus Fehlererkennung

· Verbindung zu DMA Channel Capabilities optimiert Datenübertragungen

· Ein Kanal für den Empfänger, Ein Kanal für den Sender

TWI

· 3 TWIs

· Kompatibel mit Atmel Zweileiter-Schnittstellen-Seriellspeicher und I2C-kompatiblen Geräten

· Ein, zwei oder drei Bytes für Slave-Adresse

· Sequenzielle Lese-Schreib-Operationen

· Master-, Multi-Master- und Slave-Modus-Betrieb

· Bitrate: Bis zu 400 Kbit / s

· Allgemeiner Anruf im Slave-Modus unterstützt

· Im Master-Modus wird der SMBUS-Schnellbefehl unterstützt

· Die Verbindung zu DMA-Kanalfähigkeiten (DMA) optimiert Datenübertragungen

SSC

· Stellt serielle synchrone Kommunikationsverbindungen bereit, die in Audio- und Telekommunikationsanwendungen verwendet werden

· Enthält einen unabhängigen Empfänger und Sender und einen gemeinsamen Taktteiler

· Schnittstelle mit dem DMA-Controller (DMAC), um Prozessor-Overhead zu reduzieren

· Bietet eine konfigurierbare Frame Sync und Datenlänge

· Empfänger und Sender können so programmiert werden, dass sie automatisch oder bei Erkennung verschiedener Ereignisse auf der

· Frame-Sync-Signal

· Empfänger und Sender enthalten ein Datensignal, ein Taktsignal und ein Rahmensynchronisationssignal

DBGU

· Systemperipherie, um Debug von Atmel zu erleichtern? ARM? -basierte Systeme

· Bestehend aus vier Funktionen

· Zweipoliger UART

· Debug-Kommunikationskanal (DCC) Unterstützung

· Chip-ID-Register

· ICE-Zugangsprävention

· Zweipoliger UART

· Implementierte Funktionen sind USART-kompatibel

· Unabhängiger Empfänger und Sender mit einem gemeinsamen programmierbaren Baudratengenerator

· Gerade, Ungerade, Mark oder Space Parity Generation

· Paritäts-, Framing- und Überlauffehlererkennung

· Automatic Echo, Local Loopback und Remote Loopback Channel Modes

· Interrupt-Generierung

· Unterstützung für zwei DMA-Kanäle mit Verbindung zu Empfänger und Sender

· Debug-Kommunikationskanal-Unterstützung

· Bietet Sichtbarkeit von COMMRX- und COMM-TX-Signalen vom ARM-Prozessor

· Interrupt-Generierung

· Chip-ID-Register

· Identifikation der Geräteversion, Größe der eingebetteten Speicher, Satz von Peripheriegeräten

· ICE-Zugangsprävention

· Ermöglicht der Software, den Systemzugriff über den ICE des ARM-Prozessors zu verhindern

· Vorbeugung wird durchgeführt, indem die NTRST-Leitung des ICE des ARM-Prozessors aktiviert wird

UART

· Zweipoliger UART

· Unabhängiger Empfänger und Sender mit einem gemeinsamen programmierbaren Baudratengenerator

· Gerade, Ungerade, Mark oder Space Parity Generation

· Paritäts-, Framing- und Überlauffehlererkennung

· Automatic Echo, Local Loopback und Remote Loopback Channel Modes

· Interrupt-Generierung

· Unterstützung für zwei DMA-Kanäle mit Verbindung zu Empfänger und Sender

USART

· Programmierbarer Baudratengenerator

· 5- bis 9-Bit-Vollduplex-synchrone oder asynchrone serielle Kommunikation

· 1, 1,5 oder 2 Stoppbits im asynchronen Modus oder 1 oder 2 Stoppbits im synchronen Modus

· Paritätserzeugung und Fehlererkennung

· Framing-Fehlererkennung, Überlauffehlererkennung

· MSB- oder LSB-zuerst

· Optionale Break-Generierung und Erkennung

· Um 8 oder 16 Überabtastung der Empfängerfrequenz

· Optionaler Hardware-Handshake RTS-CTS

· Empfänger-Timeout und Sender-Zeitüberwachung

· Optionaler Multidrop-Modus mit Adressgenerierung und -erkennung

· RS485 mit Treibersteuersignal

· ISO7816, T = 0 oder T = 1 Protokolle für die Verbindung mit Smart Cards

· NACK-Behandlung, Fehlerzähler mit Wiederholung und Iterationslimit

· IrDA Modulation und Demodulation

· Kommunikation mit bis zu 115,2 Kbit / s

· SPI-Modus

· Master oder Slave

· Programmierbare Phase und Polarität der seriellen Uhr

· SPI Serial Clock (SCK) Frequenz bis zur internen Taktfrequenz MCK / 6

· Testmodi

· Remote-Loopback, Lokale Loopback-Funktion, Automatisches Echo

· Unterstützt Verbindung von:

· Zwei DMA-Controller-Kanäle (DMAC)

· Bietet Pufferübertragung ohne Prozessorintervention

KANN

· Kompatibel mit CAN 2.0 Part A und 2.0 Part B

· Bitraten bis zu 1 Mbit / s

· 8 objektorientierte Postfächer mit den folgenden Eigenschaften:

· CAN-Spezifikation 2.0 Teil A oder 2.0 Teil B für jede Nachricht programmierbar

· Objekt konfigurierbar in Empfangen (mit Überschreiben oder Nicht) oder Übertragungsmodi

· Unabhängiger 29-Bit Identifier und für jede Mailbox definierte Maske

· 32-Bit-Zugriff auf Datenregister für jedes Postfachdatenobjekt

· Verwendet einen 16-Bit-Zeitstempel beim Empfangen und Übertragen von Nachrichten

· Hardware-Verkettung von ID-maskierten Bitfeldern zur Beschleunigung der Familien-ID-Verarbeitung

· 16-Bit interner Timer für Timestamping und Netzwerk-Synchronisation

· Programmierbare Empfangspufferlänge bis zu 8 Mailbox-Objekte

· Prioritätsverwaltung zwischen Übertragungspostkästen

· Autobaud- und Listening-Modus

· Low-Power-Modus und programmierbare Aktivierung bei Busaktivität oder durch die Anwendung

· Daten, Remote, Fehler und Overload Frame Handling

· Geschützte Register schreiben

PWM

· Kanäle

· Gemeinsamer Taktgenerator mit dreizehn verschiedenen Uhren

· Ein Modulo-Zähler, der elf Uhren zur Verfügung stellt

· Zwei unabhängige lineare Teiler, die an Modulo-n-Zählerausgängen arbeiten

· Unabhängige Kanäle

· Unabhängiger 16-Bit-Zähler für jeden Kanal

· Unabhängige komplementäre Ausgänge mit 12-Bit-Totzeit-Generator (auch als Totband- oder Nicht-Überlappungszeit bezeichnet) für jeden Kanal

· Unabhängiger Deaktivierungsbefehl für jeden Kanal

· Unabhängige Taktwahl für jeden Kanal

· Unabhängiger Zeitraum, Arbeitszyklus und Totzeit für jeden Kanal

· Unabhängige Doppelpufferung von Periode, Arbeitszyklus und Totzeit für jeden Kanal

· Unabhängige programmierbare Auswahl der Ausgangswellenformpolarität für jeden Kanal

· Unabhängige programmierbare Center- oder linksbündig ausgerichtete Ausgangswellenform für jeden Kanal

· Independent Output Override für jeden Kanal

· Unabhängiger Interrupt für jeden Kanal bei jeder Periode für linksbündige oder mittig ausgerichtete Konfiguration

· 2 2-Bit-Gray-Up / Down-Kanäle für die Schrittmotorsteuerung

· Synchroner Kanalmodus

· Synchrone Kanäle teilen den gleichen Zähler

· Modus zum Aktualisieren der Register für synchrone Kanäle nach einer programmierbaren Anzahl von Perioden

· 2 unabhängige Ereigniszeilen zur Synchronisierung von ADC-Conversions

· Programmierbare Verzögerung für Ereigniszeilen, um ADC-Messungen zu verzögern

· 8 Vergleichseinheiten zur Erzeugung von Interrupts, Pulsen auf Event-Linien

· 1 programmierbare Fehler / Break-Eingänge, die einen asynchronen Schutz der PWM-Ausgänge bieten

· 4 Benutzer gesteuert über PIO-Eingänge

· PMC Driven, wenn die Quarzoszillatoruhr ausfällt

· ADC-Controller gesteuert durch konfigurierbare Vergleichsfunktion

· Geschützte Register schreiben

ADC

· 12-Bit-Auflösung

· 1 MHz Conversion-Rate

· Betrieb mit Weitbereichsnetzteilen

· Wählbare einendige oder differentielle Eingangsspannung

· Programmierbare Verstärkung für den maximalen Skaleneingangsbereich 0 - VDD

· Resistiver 4-Draht- und 5-Draht-Touchscreen-Controller

· Positions- und Druckmessung für 4-Draht-Bildschirme

· Positionsmessung für 5-Draht-Bildschirme

· Durchschnitt von bis zu 8 Maßnahmen zur Rauschfilterung

· Programmierbare Pen-Erkennungsempfindlichkeit

· Integrierter Multiplexer mit bis zu 12 unabhängigen Analogeingängen

· Individuelle Aktivierung und Deaktivierung jedes Kanals

· Hardware- oder Software-Trigger

· Externer Trigger-Pin

· Timer-Zähler-Ausgänge (entsprechender TIOA-Trigger)

· Interner Triggerzähler

· Trigger bei Stiftkontakterkennung

· PWM Ereigniszeile

· Antrieb der PWM-Fehlereingabe

· DMA-Unterstützung

· Möglichkeit der ADC-Timing-Konfiguration

· Zwei Schlafmodi und Konvertierungssequenzer

· Automatisches Aufwachen beim Auslösen und Zurückschalten in den Ruhemodus nach der Konvertierung aller aktivierten Kanäle

· Möglichkeit der benutzerdefinierten Kanalsequenz

· Standby-Modus für schnelle Weckzeit Response

· Abschaltfähigkeit

· Automatischer Fenstervergleich von konvertierten Werten

· Schreibschutzregister



Hot Tags: atmel Kernmodul, Hersteller, Lieferanten, Fabrik, Großhandel, angepasst
In Verbindung stehende Artikel
Anfrage

Copyright © Zhuhai MYZR Technology Co., Ltd vorbehalten alle Rechte.